Automated Generation of Machine Instruction Decoders


Citar

Texto integral

Acesso aberto Acesso aberto
Acesso é fechado Acesso está concedido
Acesso é fechado Somente assinantes

Resumo

A method for the automated generation of machine instruction decoders for a wide range of processor architectures that uses the target architecture assembler is proposed. A software tool based on this method is implemented and tested on a number of microcontrollers, such as PIC16F877A, AVR, Tricore, and H8/300H.

Sobre autores

N. Fokina

Ivannikov Institute for System Programming, Russian Academy of Sciences

Autor responsável pela correspondência
Email: nfokina@ispras.ru
Rússia, Moscow, 109004

M. Solovev

Ivannikov Institute for System Programming, Russian Academy of Sciences

Autor responsável pela correspondência
Email: icee@ispras.ru
Rússia, Moscow, 109004


Declaração de direitos autorais © Pleiades Publishing, Ltd., 2019

Este site utiliza cookies

Ao continuar usando nosso site, você concorda com o procedimento de cookies que mantêm o site funcionando normalmente.

Informação sobre cookies